TSMC vizează un salt de performanță de 40 de ori cu noua tehnologie de integrare a cipurilor
Imaginea de ansamblu: Industria semiconductorilor se apropie de o etapă semnificativă, deoarece TSMC se pregătește pentru a extinde scala fizică a tehnologiei sale de ambalare a cipurilor. La recentul său simpozion tehnologic din America de Nord, compania a detaliat planuri pentru o nouă generație de tehnologie Cowos (Chip-on-Wafer-on-Substrat), permițând asamblarea procesoarelor multi-ciple mult mai mari decât cele în prezent în producție.
Procesoarele de înaltă calitate de astăzi, în special acele centre de date alimentate și sarcini de lucru AI, se bazează deja pe modele multi-cipuri pentru a răspunde cerințelor crescute de performanță și lățime de bandă a memoriei. Soluțiile actuale de cowos ale TSMC pot găzdui interpostatori de până la 2.831 mm², de peste trei ori mai mare decât dimensiunea unui reticol de fotomasc standard, care este limitat la 830 – 858 mm² de constrângerile de litografie EUV.
Această tehnologie este deja folosită în produse precum AMD Instinct MI300X și GPU-urile B200 NVIDIA, care combină chipset-uri de calcul mari cu stive de memorie cu lățime de bandă mare.
Cu toate acestea, pe măsură ce AI și aplicațiile de calcul performante continuă să crească în complexitate, apetitul pentru și mai mult siliciu crește doar. Pentru a aborda acest lucru, TSMC dezvoltă o nouă tehnologie de ambalare Cowos-L, care va fi lansată încă de anul viitor, sprijinind interpostatorii de până la 4.719 mm²-de aproximativ 5,5 ori limita reticulului-și necesită substraturi care măsoară 100 × 100 mm. Acest lucru va permite până la 12 stive de memorie cu lățime de bandă mare, un pas semnificativ de la capacitățile actuale.
Proiectele TSMC pe care jetoanele construite cu această tehnologie vor oferi de mai mult de trei ori și jumătate performanța calculătoare a proiectelor de top de astăzi, care pot răspunde nevoilor procesoarelor viitoare precum GPU -urile Rubin Nvidia.
Privind mai departe, TSMC intenționează să împingă plicul cu un pachet și mai mare: un interpostator de 7.885 mm² montat pe un substrat de 120 × 150 mm, o amprentă puțin mai mare decât o cutie CD standard. Aceasta reprezintă o creștere de 9,5 ori față de limita reticulului și aproape dublează zona pachetului anterior de 8x al companiei.
Un astfel de ansamblu masiv ar putea găzdui patru cipuri integrate de sisteme 3D, douăsprezece stive de memorie HBM4 și matrițe multiple de intrare/ieșire, setând un nou punct de referință pentru performanță și integrare.
Pentru clienții cu cele mai extreme cerințe de performanță, TSMC oferă, de asemenea, tehnologia sa System-on-Wafer (SOW-X), care permite integrarea întregii napolitane într-un singur cip. În timp ce doar câteva companii, cum ar fi Cerebras și Tesla, folosesc în prezent integrarea la nivel de wafer pentru procesoare AI specializate, TSMC anticipează o adopție mai largă pe măsură ce cererea de cipuri de dimensiuni superioare crește.
Provocările inginerești asociate cu aceste procesoare Behemoth sunt considerabile. Furnizarea de putere către ansambluri mari, cu mai multe crăpături, necesită soluții inovatoare, deoarece pot atrage kilowati de putere, cu mult peste ceea ce pot trata design-urile tradiționale ale serverului.
Pentru a aborda acest lucru, TSMC integrează circuitele avansate de gestionare a puterii direct în pachetul de cipuri. Folosind tehnologia sa N16 FinFET, compania încorporează IC-urile monolitice de gestionare a puterii și inductorii de pe wafer în substratul Cowos-L, permițând ca puterea să fie dirijată eficient prin intermediul pachetului.
Această abordare reduce rezistența electrică și îmbunătățește integritatea puterii, permițând scalarea dinamică a tensiunii și răspunsul rapid la schimbarea sarcinilor de muncă. Condensatoarele de tranșee adânci încorporate stabilizează în continuare performanțele electrice, filtrarea fluctuațiilor de tensiune și asigurând o funcționare fiabilă în sarcini de calcul grele.
Aceste progrese reflectă o schimbare mai largă către cooptimizarea la nivel de sistem, unde livrarea de energie, ambalajele și proiectarea siliciului sunt tratate ca elemente interconectate, mai degrabă decât preocupări separate.
Cu toate acestea, mutarea către pachetele de cipuri din ce în ce mai mari nu este lipsită de complicații ale acesteia. Mărimea fizică a noilor substraturi, în special formatele de 100 × 100 mm și 120 × 150 mm, împinge limitele standardelor de module existente, cum ar fi OAM 2.0, și poate necesita noi abordări de proiectare a sistemului și a plăcii.
Managementul termic este o altă provocare critică. Pe măsură ce procesoarele cresc ca mărime și consum de energie, acestea generează cantități enorme de căldură. Producătorii de hardware explorează tehnici avansate de răcire, inclusiv răcirea directă a lichidului și imersiunea, pentru a menține aceste jetoane în funcțiune eficientă.
TSMC a lucrat deja cu parteneri pentru a dezvolta soluții de răcire pentru imersiune pentru centrele de date. Aceste soluții pot reduce semnificativ consumul de energie și pot stabiliza temperaturile cipului, chiar și în cadrul sarcinilor de muncă intense. Cu toate acestea, integrarea acestor tehnologii de răcire direct în pachetele de cipuri rămâne o provocare pentru viitor.
